МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
Інженерно-технічний факультет
Кафедра комп’ютерних систем та мереж
КУРСОВА РОБОТА
Проектування RISC комп’ютера
з дисципліни
«Архітектура комп’ютерів»
Напрям підготовки 6.050102 – «Комп’ютерна інженерія»
МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
Інженерно-технічний факультет
Кафедра комп’ютерних систем та мереж
ТЕХНІЧНЕ ЗАВДАННЯ
до курсової роботи з дисципліни
«Архітектура комп’ютерів»
студентки 4 курсу
1. Тема роботи: проектування RISC комп’ютера.
2. Вхідні дані:
Індекс
Група інструкцій
Варіант
Пересилання
Арифметичні та логічні
Керування
15
LB, SB
ADD, SUBU, XOR
JAL
3. Вихідні дані:
Розширена, детальна структурна схема прототипу скалярного RISC-комп'ютера з поданням структури, інформаційних та керуючих зв'язків інформаційного тракту i пристрою керування з врахуванням конкретизованої за завданням підмножини системи інструкцій. Внутрішня структура пристроїв інформаційного тракту, апаратура пристрою керування. Підсистема уводу/виводу інформації. Детальна мікропрограма виконання інструкцій.
Запропонувати принцип конвеєризації структури інформаційного тракту разом із конвеєрною мікропрограмою керування. Детальні креслення структури кешів даних та інструкцій з поясненням принципу побудови цих кешів та їхнього зв'язку з модифікованою гарвардською архітектурою.
4. Пояснювальна записка повинна містити:
- титульну сторінку;
- анотацію;
- зміст;
- конкретизовані та розширені вихідні дані на проектування;
- аналітичний розділ з роз'ясненням та аналізом основних принципів побудови скалярних RISC-комп'ютерів на прикладі визначених на реалізацію інструкцій;
- розділ з описом синтезу та розробки структурної схеми;
- основні результати роботи (висновок);
- перелік наукових першоджерел: монографій, статей, патентів і підручників.
Завдання видано________________________
Термін здачі роботи_____________________
Керівник_______________________________
ЗМІСТ
ВСТУП 5
1 СТРУКТУРА RISC КОМП’ЮТЕРА 8
1.1 Основні принципи побудови RISC комп’ютерів 8
1.2 Побудова інформаційного тракту 9
2 ПАМ’ЯТЬ 14
2.1 Кеш пам’ять 14
2.2 Основна пам’ять 17
3 ПРИСТРІЙ КЕРУВАННЯ 21
ВИСНОВОК 25
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 26
Додатки 27
ВСТУП
У сімдесятих роках минулого століття проектування і виготовлення центральних процесорів було заняттям, принципово доступним кожному. Якщо якому-небудь співробітникові, скажімо, Стенфордського університету приходила в голову цікава ідея, він міг легко набрати команду, заснувати фірму, знайти інвесторів і вже через рік-два викинути на ринок свої CPU.
Через тридцять з невеликим років процесори ускладнилися настільки, що розробка хоч скільки-небудь швидкого за сучасними мірками кристала вимагає величезної армії інженерів, гігантських інвестицій і цілого моря часу. І справа тут аж ніяк не в тонких кремнієвих технологіях і напівпровідникових фабриках, які коштують мільярди доларів - просто вже у вісімдесятих роках розробка принципово нового CPU вимагала двох-трьох, а в дев'яностих - п'яти-шести років напруженої роботи.
Так вже історично склалося, що спочатку вдосконалення процесорів було направлено на те, щоб сконструювати по можливості більш функціональний комп'ютер, який дозволив би виконувати якомога більше різних інструкцій.
Треба визнати, що досягнуті на цьому шляху успіхи справді вражали - в останніх версіях ЕОМ виразність асемблерного лістингу часто не поступалася виразності програми, написаної на мові високого рівня. Одною-єдиною машинною інструкцією можна було сказати практично все, що завгодно. Наприклад, такі машини, як DEC VAX, апаратно підтримували інструкції «додати елемент в чергу», «видалити елемент з черги» і навіть «провести інтерполяцію поліномом». А знамените сімейство процесорів Motorola 68k майже для всіх інструкцій підтримувало до дванадцяти режимів адреса...
